19日本国特許庁(JP)

00特許出願公開

#### 平3-20836 @ 公 開 特 許 公 報 (A)

®int.Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)1月29日

G 06 F 11/28 9/46

7343-5B 8945-5B

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称

マイクロプロセツサのデバッグ装置

願 平1-155332 @特

頤 平1(1989)6月16日 **29出** 

79発

大阪府門真市大字門真1006番地 松下電器產業株式会社內

@発 明 本

智

大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出 質

松下電器産業株式会社

大阪府門真市大字門真1006番地

外1名 弁理士 粟野 四代 理 重幸

## 1、発明の名称

マイクロプロセッサのデバッグ装置

### 2 特許競求の範囲

メモリとデータバスを共有し、命令の実行を時 分割に行なり多重処理型プロセッサにおいて、現 在どのタスクを実行しているかを示す状態出力手 段と、プログラムの実行を停止してデバッグモー ドの実行をさせる割り込み入力手段と、前記割り 込み入力手段からの割り込み入力がどのタスクに 対して受け付けられたのかを示す認識手段を有す るマイクロブロセッサのデバッグ装置。

## 3、発明の詳細な説明

### 産業上の利用分野

本発明は多重処理型プロセッサの効率の高いデ パッグ装置を提供するものである。

### 従来の技術

近年、多重処理型のプロセッサは、その応用性、 効率の良さ等の理由で多方面で利用されはじめて

第2図は従来の多重処理型プロセッサのデバッ グ装置の構成を示すものである。便宜上9個の同 時処理を行なり多重処理型プロセッサを示してい る。第2図において、1はブログラムカウンタ1 ~ 8、2はデバッグ用の割り込み要求信号、3は 割り込み入力手段、4は割り込み制御部、5はタ イミングジェネレータ、のはメモリ、では命令解 析デコーダ(以下CLAと略す)、8は演算器 (以下▲L目と略す)、1○は割り込み受理信号、 15はデータパス、16はコントロールパスを示 している。

以上のように構成された多重処理型プロセッサー のデバッグ装置について、以下その動作について 説明する。

まずタイミングジェネレータ目で発生したタイ ミングに従ってプログラムカウンタPC1~PC8 の一つが選ばれ、メモリロに対するアドレスを発 生してLAでにそのデータを出力する。CLAで で発生したコマンドに従って、▲LUBやメモリ 6、プログラムカウンタ1を動作させデータパス 1 5 でデータの送受信を行なりことでプログラム 処理を進めていく。デバッグ用の割り込み要求信 号 2 が発生すると割り込み入力部 3 を通って割り 込みを受理し、割り込み制御部 4 を通って割り込 み処理に移る。とのとき、割り込み受理信号 1 O を出力してプログラム全体が停止し、デバッグ用 のサービスプログラムを実行する。

### 発明が解決しよりとする課題

しかしながら上記の従来の構成では、デバッグ 用の割り込み信号が発生するとすべてのブログラムを停止してデバッグモードに入るため、複数の 異なる処理、例えばモータを制御する処理と時計 機能を制御する処理とシステム全体を制御する処理を行なっている場合システムが暴走してしまい、 継続して元のブログラムの実行ができなくなると いう欠点をもっている。

本発明は上記従来の問題点を解決するもので、 デパッグ用の割り込みで必要なタスクのみ割り込みを受け付け、その他のタスクはそのままプログ ラムの実行を継続できるようにすることを目的と

み入力手段、 5 はタイミングジェネレータ、 6 は メモリ、 7 は C L A 、 8 は A L U 、 1 O は割り込 み受理信号、 1 S はデータパス、 1 5 はコントロ ールパス、 5 O は状態出力手段、 8 1 ~ 6 8 は状 態出力信号、 6 O は割り込み窓識部、 6 1 ~ 6 8 は認識情報出力信号を示している。

以上のように構成された多重処理型プロセッサ のデパッグ装置について、以下その動作について 脱明する。

まずタイミングジェネレータ6で発生したタイミングに従ってブログラムカウンタPC1~PC9の一つが選ばれ、メモリ8に対するフドレスを発生したコインのでは、メモリ8に対する。CLL AT で発生したコマンドに従って、ALU 8やメインのが多くでは、プログラムカウンタ1を動作させてブログラムカウンタインが変が、タイミングジェネントのといるのでは、カーのでは、カ

している。

# 課題を解決するための手段

この目的を達成するために本発明のマイクロブロセッサのデバッグ装置は、現在どのタスクを実行しているかを示す状態出力手段と、ブログラムの実行を停止してデバッグモードの実行をさせる割り込み入力手段と、前配割り込み入力手段からの割り込み入力がどのタスクに対して受け付けられたのかを示す認識手段を有している。

### 作用

との構成によってデバッグしたいタスクにのみ 割り込みを受け付け、その他のタスクはそのまま プログラムの実行を継続することができる。

### 寒施例

以下本発明の一実施例について、図面を参照し ながら説明する。

第1図は本発明の実施例における多重処理型プロセッサのデバッグ装置の構成を示すものである。 第1図において、1はプログラムカウンタ1~9、 2はデバッグ用の割り込み要求信号、3は割り込

カゥンタPC1のタスクが増子61に相当している。デバッグ用の割り込み要求信号2が発生すると割り込み入力部3を通って割り込みを受理信号10を出力し、さらに現在実行しているタスクに相当する端子61~66の一つをアクティブにし、そのタスクのプログラムカウンタを停止し入み処理に移してデバッグ用のサービスブログラムを実行する。本実施例ではプログラムカウンタPC1のタスクが端子61に相当している。

以上のように本実施例によれば、複数個の同時 処理を行なう多重処理型プロセッサに、デバッグ したいタスクにのみ割り込みを受け付け、その他 のタスクはそのままプログラムの実行を継続でき るデバッグ装置を構成することができる。

## 発明の効果

以上のように本発明は、メモリとデータパスを 共有し、命令の実行を時分割に行なう多重処理型 プロセッサにおいて、現在どのタスクを実行して いるかを示す状態出力手段と、プログラムの実行

# 特丽平3-20836(3)


を停止してデパッグモードの実行をさせる割り込み入力手段と、前記割り込み入力手段からの割り込み入力がどのタスクに対して受け付けられたのかを示す認識手段を具備することで、デパッグしたいタスクにのみ割り込みを受け付け、その他のタスクはそのままプログラムの実行を継続できる優れた多重処理型プロセッサのデパッグ装置を実現できるものである。

# 4、図面の簡単な説明

第1図は本発明の実施例における多重処理型プロセッサのデバッグ装置の構成図、第2図は従来の多重処理型プロセッサの構成図である。

1 ……ブログラムカウンタ、2 ……割り込み要求信号、3 ……割り込み入力部、 5 ……タイミングジェネレータ、 5 0 ……状態出力手段、 6 0 … …割り込み認識部。

代理人の氏名 弁理士 栗 野 重 孝 ほか1名



2 🛤

1 -- プログラムカウンタ 2 -- 割り込み 要求信号 3 -- 割り込み 入力部 4 -- 割り込み 割 御節 5 -- ダイミングジェネレータ 6 -- メモリ 7 -- CLA 8 -- ALU 10 -- 割り込み 装骸。即 15 -- データパス 16 -- コントロールバス

